您所在位置:濟南奧邁電子設備有限公司 > 產品中心
丁香爱五月,妈妈咪呀养猪大姐,aaak7com美国发布
時間:2019-11-17 來路:crowneplaza-taipei.com

  解決EMI問題的辦法很多,現代的EMI抑制方法包括:利用EMI抑制塗層、選用合適的EMI抑制零配件和EMI仿真設計等。本文從最基本的PCB布板出發,討論PCB分層堆疊在控制EMI輻射中的作用和設計技巧。

  在IC的電源引腳附近合理地安置適當容量的電容,可使IC輸出電壓的跳變來得更快。然而,問題並非到此為止。由於電容呈有限頻率響應的特性,這使得電容無法 在全頻帶上生成幹凈地驅動IC輸出所需要的諧波功率。除此之外,電源匯流排上形成的瞬態電壓在去耦路徑的電感兩端會形成電壓降,這些瞬態電壓就是主要的共 丁香爱五月,妈妈咪呀养猪大姐,aaak7com美国发布幹擾源。我們應該怎麼解決這些問題?

  • (43)
  •   就我們電路板上的IC而言,IC周圍的電源層可以看成是優良的高頻電容器,它可以收集為幹凈輸出提供高頻能量的分立電容器所泄漏的那部份能量。此外,優良的電源層的電感要小,從而電感所合成的瞬態信號也小,進而降低共模EMI。

      當然,電源層到IC電源引腳的連線必須盡可能短,因為數位信號的上升沿越來越快,最好是直接連到IC電源引腳所在的焊盤上,這要另外討論。

      In order to control common mode EMI, the power layer must be a pair of well-designed power layers to help with decoupling and have inductance low enough. One might ask, how good is good? The answer depends on the layers of the power supply, the materials between the layers, and the operating frequency (which is a function of the rise time of the IC). In general, the spacing of the power supply layers is 6mil and the sandwich is FR4 material, so the equivalent capacitance of the power supply layer per square inch is about 75pF. Obviously, the smaller the spacing, the larger the capacitance

      上升時間為100到300ps的器件並不多,但是按照目前IC的發展速度,上升 時間在100到300ps範圍的器件將占有很高的比例。對於100到300ps上升時間的電路,3mil層間距對大多數應用將不再適用。那時,有必要采用 層間距小於1mil的分層技術,並用介電常數很高的材料代替FR4介電材料。現在,丁香爱五月,妈妈咪呀养猪大姐,aaak7com美国发布和加陶塑料可以滿足100到300ps上升時間電路的設計要求。

  • (41)
  •   盡管未來可能會采用新材料和新方法,但對於今天常見的1到3ns上升時間電路、3到6mil層間距和FR4介電材料,通常足夠處理高端諧波並使瞬態信號足夠低,就是說,共模EMI可以降得很低。本文給出的PCB分層堆疊設計實例將假定層間距為3到6mil。

      從信號走線來看,好的分層策略應該是把所有的信號走線放在壹層或若幹層,這些層緊挨著電源層或接地層。對於電源,好的分層策略應該是電源層與接地層相鄰,且電源層與接地層的距離盡可能小,這就是我們所講的“分層"策略。

      什麼樣的堆疊策略有助於屏蔽和抑制EMI?以下分層堆疊方案假定電源電流在單壹層上流動,單電壓或多電壓分布在同壹層的不同部份。多電源層的情形稍後討論。

      4層板設計存在若幹潛在問題。首先,傳統的厚度為62mil的四層板,即使信號層在外層,電源和接地層在內層,電源層與接地層的間距仍然過大。

      如果成本要求是第壹位的,可以考慮以下兩種傳統4層板的替代方案。這兩個方案都能改善EMI抑制的性能,但只適用於板上元件密度足夠低和元件周圍有足夠面積(放置所要求的電源覆銅層)的場合。

      第壹種為首選方案,PCB的外層均為地層,中間兩層均為信號/電源層。信號層上的電源用寬線走線,這可使電源電流的路徑阻抗低,且信號微帶路徑的阻抗也低。從EMI控制的角度看,這是現有的最佳4層PCB結構。第二種方案的外層走電源和地,中間兩層走信號。該方案相對傳統4層板來說,改進要小壹些,層間阻抗和傳統的4層板壹樣欠佳。

      如果要控制走線阻抗,上述堆疊方案都要非常小心地將走線布置在電源和接地鋪銅島的下邊。另外,電源或地層上的鋪銅島之間應盡可能地互連在壹起,以確保DC和低頻的連接性。

      如果4層板上的元件密度比較大,則最好采用6層板。但是,6層板設計中某些疊層方案對電磁場的屏蔽作用不夠好,對電源匯流排瞬態信號的降低作用甚微。下面討論兩個實例。

      第壹例將電源和地分別放在第2和第5層,由於丁香爱五月,妈妈咪呀养猪大姐,aaak7com美国发布覆銅阻抗高,對控制共模EMI輻射非常不利。不過,從信號的阻抗控制觀點來看,這壹方法卻是非常正確的。

  • (18)
  •   In the second example, the power source and the ground are placed in layer 3 and layer 4 respectively. This design solves the problem of copper clad impedance of the power source. Due to the poor electromagnetic shielding performance of layer 1 and layer 6, the difference mode EMI increases. This design can solve the differential mode EMI problem if the number of signal lines on the two outer layers is minimal and the wiring length is very short (less than 1/20 of the signal's highest harmonic wavelength). Copper-filled and copper-coated areas on the outer layer (with intervals of 1/20 wavelength) are particularly good at suppressing differential mode EMI. As mentioned above, the copper-laying area should be connected to multiple points of the inner ground layer.

      通用高性能6層板設計 壹般將第1和第6層布為地層,第3和第4層走電源和地。由於在電源層和接地層之間是兩層居中的雙微帶信號線層,因而EMI抑制能力是優異的。該設計的缺點 在於走線層只有兩層。前面介紹過,如果外層走線短且在無走線區域鋪銅,則用傳統的6層板也可以實現相同的堆疊。